Отрывок: таблицу). При этом он требует по две операции стирания и программирования памяти (как и тест March Flash), но на две операции чтения больше по сравнению с тем же March Flash. Тогда его сложность будет оцениваться как С(March- FT)=6Nr+2Np+2f(N). Для уменьшения числа операций записи при тестировании памяти был предложен тест Diagonal-FT[7]: {(f); ↑...
Название : | Разработка блока верификации цифровой ячейки памяти полупостоянного запоминающего устройства |
Авторы/Редакторы : | Данилов М. Д. Козлова И. Н. Шишкина Д. А. Министерство образования и науки России Самарский национальный исследовательский университет им. С. П. Королева (Самарский университет) Институт информатики математики и электроники |
Дата публикации : | 2021 |
Библиографическое описание : | Данилов, М. Д. Разработка блока верификации цифровой ячейки памяти полупостоянного запоминающего устройства : вып. квалификац. работа по направлению подгот. 11.03.04 "Электроника и наноэлектроника" (уровень бакалавриата) / М. Д. Данилов ; рук. работы И. Н. Козлова ; нормоконтролер Д. А. Шишкина ; Минобрнауки России, Самар. нац. исслед. ун-т им. С. П. Королева (Самар. ун-т), Ин-т информатики, математики и электроники, Фа. - Самара, 2021. - on-line |
Аннотация : | В работе рассматриваются методы верификации постоянных запоминающихустройств, свойственные им модели неисправностей, а также структуры встроенной системысамотестирования.Цель работы – разработка блока верификации цифровой ячейки памятиполупостоянного запоминающего устройства.В результате был выбран и модернизирован маршевый алгоритм тестирования Disturbв соответствии с целью работы. Разработана на языке описания аппаратуры Verilogповеденческая модель встроенной системы самотестирования с архитектурой,поддерживающей модернизированный алгоритм. |
Другие идентификаторы : | RU\НТБ СГАУ\ВКР20210914144505 |
Ключевые слова: | VERILOG верификация цифровой ячейки памяти встроенная система самотестирования маршевые тесты полупостоянные запоминающие устройства цифровые ячейки памяти |
Располагается в коллекциях: | Выпускные квалификационные работы |
Файлы этого ресурса:
Файл | Размер | Формат | |
---|---|---|---|
Данилов_Максим_Дмитриевич_Разработка_блока_верификации_цифровой.pdf | 2.23 MB | Adobe PDF | Просмотреть/Открыть |
Показать полное описание ресурса
Просмотр статистики
Поделиться:
Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.