Отрывок: Для верификации проекта тестовое покрытие может обеспечить конструктору грубую количественную оценку того, насколько хорошо реализован проект, а так же список необнаруженных неисправностей может предоставить ценную информацию о тех подсхемах, которые не тестировались так же детально, как другие подсхемы. Например, соглашение об именовании неисправностей в большинстве программ моделирования неисправ...
Полная запись метаданных
Поле DC Значение Язык
dc.contributor.authorКоновалов М. А.ru
dc.contributor.authorГоловашкин Д. Л.ru
dc.contributor.authorСаноян А. Г.ru
dc.contributor.authorКозлов И. Н.ru
dc.contributor.authorМинобрнауки Россииru
dc.contributor.authorСамарский национальный исследовательский университет им. С. П. Королева (Самарский университет)ru
dc.contributor.authorИнститут информатикиru
dc.contributor.authorматематики и электроникиru
dc.coverage.spatialпостоянное запоминающее устройство (ПЗУ)ru
dc.coverage.spatialмодели неисправностейru
dc.coverage.spatialметоды верификацииru
dc.coverage.spatialВССТru
dc.creatorКоновалов М. А.ru
dc.date.issued2019ru
dc.identifierRU\НТБ СГАУ\ВКР20190808092515ru
dc.identifier.citationКоновалов, М. А. Оптимизация метода верификации параметризованной цифровой ячейки постоянного запоминающего устройства : вып. квалификац. работа по направлению подгот. "Электроника и наноэлектроника" (уровень бакалавриата) / М. А. Коновалов ; рук. работы Д. Л. Головашкин ; нормоконтролер А. Г. Саноян ; консультант И. Н. Козлов ; Минобрнауки России, Самар. нац. исслед. ун-т им. С. П. Королева (Самар. ун-т), Ин-т информатик. - Самаpа, 2019. - on-lineru
dc.description.abstractВ работе рассматриваются методы верификации постоянных запоминающих устройств, свойственные им модели неисправностей, а так же структуры встроенной Цель работы – оптимизация метода верификации постоянного запоминающего устройства по критерию время тестирru
dc.format.extentЭлектрон. дан. (1 файл : 2,2 Мб)ru
dc.titleОптимизация метода верификации параметризованной цифровой ячейки постоянного запоминающего устройстваru
dc.typeTextru
dc.subject.rugasnti50.01ru
dc.subject.udc004.33ru
dc.textpartДля верификации проекта тестовое покрытие может обеспечить конструктору грубую количественную оценку того, насколько хорошо реализован проект, а так же список необнаруженных неисправностей может предоставить ценную информацию о тех подсхемах, которые не тестировались так же детально, как другие подсхемы. Например, соглашение об именовании неисправностей в большинстве программ моделирования неисправ...-
Располагается в коллекциях: Выпускные квалификационные работы




Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.